PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04265946 A

(43) Date of publication of application: 22.09.92

(51) Int. CI

G02F 1/136

G02F 1/133

G02F 1/1343

H01L 27/12

H01L 29/784

(21) Application number: 03027531

(71) Applicant:

SHARP CORP

(22) Date of filing: 21.02.91

(72) Inventor:

KANAMORI KEN KATAYAMA MIKIO

KATO HIROAKI YANO KOZO IRIE KATSUMI **FUJIKI YUTAKA**

(54) ACTIVE MATRIX DISPLAY DEVICE

(57) Abstract:

PURPOSE: To improve the yield of the active matrix display device and reduce the cost by easily confirming and correcting a picture element defect.

CONSTITUTION: A gate bus line projection part 43 which projects toward a picture element electrode 41 is formed on a gate bus line 21 and a TFT 31 is formed close to its base end. The TFT 31 functions as a switching element and is connected to a picture element electrode 41. The tip of the gate bus line projection part 43 is extended up to the front of a source bus line projection part 46 which is formed projecting toward the picture element electrode 41 from the source bus line 23 and a conductor piece 44 is superposed on the tip part through a gate line insulating film 13. The halfway part of the gate bus line projection part 43 which crosses the source bus line projection part 46 is superposed upon the source bus line projection part 46 through the gate insulating film 13. If a picture element becomes defective in this structure, the source bus line 23 and picture element electrode 41 are short-circuited by laser light irradiation.



41

COPYRIGHT: (C)1992,JPO&Japio



(19) [本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特問平4-265946

(43)公開日 平成4年(1992)9月22日


(51) Int.Cl.*		識別記号	ŀ ,	宁内整理番号	FΙ	技術表示箇所
G 0 2 F	1/136	500	į	9018-2K		
	1/133	5 5 0	7	7820-2K		
	1/1343		g	9018-2K		
HOIL	27/12		A 8	3728−4M		
			g	8056-4M	H01L	29/78 3 1 1 A
		,			審査請求 未請	求 請求項の数3(全 9 頁) 最終頁に続く
(21)出顧番号		特願平3 -27531			(71)出願人	. 000005049
						シヤープ株式会社
(22)出顧日		平成3年(1991)	2月21日			大阪府大阪市阿倍野区長池町22番22号
					(72)発明者	
						大阪市阿倍野区長池町22番22号 シヤーブ
						株式会社内
					(72)発明者	片山 幹雄
						大阪市阿倍野区長池町22番22号 シヤープ
						株式会社内
					(72)発明者	加藤神章
					·	大阪市阿倍野区長池町22番22号 シヤーブ
						株式会社内
					(74)代理人	弁理士 山本 秀策
						最終頁に続く

(54) 【発明の名称】 アクテイプマトリクス表示装置

(57) 【要約】

【目的】 アクティブマトリクス表示装置において、絵 素欠陥の確認、修正を容易に行えるようにして、表示装 置の歩留りの向上およびコストダウンを図る。

【構成】 ゲートパスライン21に絵素電極41側に向けて突出するゲートパスライン突出部43を形成し、これの基端寄りの部分にTFT31を形成する。TFT31はスイッチング素子として機能し、絵素電極41に接続される。ゲートパスライン突出部43の先端は、ソースパスライン23から絵素電極41に向けて突出形成されるソースパスライン突出部46の前方まで延伸し、先端部にゲート絶縁膜13を介して導電体片44が重畳される。一方、ゲートパスライン突出部43のソースパスライン突出部46と交差する中途部はゲート絶縁膜13を介して眩ソースパスライン突出部46に重畳される。以上の構造により、不良絵素が発生した場合に、レーザー光を照射すると、ソースパスライン23と絵素電極41が短絡されるようにする。



【特許請求の範囲】

【請求項1】一対の絶縁性基板の何れか一方の基板上に ゲートパスラインおよびソースパスラインを格子状に配 線し、両パスラインで囲まれた領域に絵素電極をそれぞ れ配設すると共に、該絵素電極と該ゲートバスラインお よびソースパスラインにそれぞれスイッチング案子を接 続したアクティブマトリクス液晶表示装置において、該 ソースパスラインに該絵素電極に向けて突出し、該絵素 電極と電気的に非接触のソースパスライン突出部を設け る一方、酸ゲートパスラインに該絵素電極に向けて突出 10 し、先端が該ソースパスライン突出部の前方に達するソ ースパスライン突出部を設け、該ゲートパスライン突出 部の基端寄りの部分に該スイッチング素子を形成すると 共に、該ゲートバスライン突出部の中途部を絶縁膜を挟 んで該ソースパスライン突出部に重畳し、且つ該ゲート パスライン突出部の先端に絶縁膜を挟んで導電体片を設 け、該導電体片を該絵素電極に対して電気的に接触させ たアクティブマトリクス表示装置。

【請求項2】前記絵素電極の下部に絶縁膜を挟んで付加容量バスラインを設けた請求項1記載のアクティブマト 20リクス表示装置。

【請求項3】前記絵素電極の一部を前記ゲートパスラインに隣接するゲートパスラインと絶縁膜を挟んで重畳した請求項1記載のアクティブマトリクス表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、表示用絵素電極にスイッチング素子を介して駆動信号を印加することにより、表示を実行する表示装置に関し、特に絵素電極をマトリクス状に配列して高密度表示を行うアクティブマトリク 30 ス駆動方式の表示装置に関する。

[0002]

【従来の技術】従来より、液晶表示装置、EL表示装 置、プラズマ表示装置等においては、マトリクス状に配 設された絵素電極を選択駆動することにより、画面上に 表示パターンが形成される。表示絵素の選択方式とし て、個々の独立した絵素電極を配設し、この絵素電極の それぞれにスイッチング素子を接続して表示駆動するア クティブマトリクス駆動方式が知られている。絵素電極 を選択駆動するスイッチング素子としては、TFT (薄 40 膜トランジスタ)素子、MIM(金属-絶縁層-金属) 素子、MOSトランジスタ素子、ダイオード、パリスタ 等が一般的に使用され、絵素電極とこれに対向する対向 電極間に印加される電圧をスイッチング素子でスイッチ ングして、両電極間に介在させた液晶、EL発光層ある いはプラズマ発光体等の表示媒体を光学的に変調して、 該光学的変調が表示パターンとして視認される。このよ うな、アクティブマトリクス駆動方式は、高コントラス トの表示が可能であり、液晶テレビジョン、ワードプロ セッサ、コンピュータの端末表示装置等に実用化されて 50

いる。

【0003】図9及び図10はアクティブマトリクス液晶表示装置の従来例を示しており、図9に示される従来例では、対向配置される一対の基板の内の一方の基板上に、ゲートパスライン21、21…を横方向に配線し、これと直交する縦方向にソースパスライン23、23…を配線してなる。隣接するゲートパスライン21、21 およびソースパスライン23、23で囲まれた矩形の各領域には、絵素電極41が配設される。

2

【0004】加えて、ゲートバスライン21から分岐 (突出)したゲートバス支線22上には、スイッチング 素子として機能するTFT31が形成されている。ゲートパス支線22はTFT31のゲート電極として機能する部分と、核部分より幅の小さい部分とを有する。TFT31のドレイン電極33は絵素電極41に電気的に接続され、ソース電極32はソースパスライン23に接続される。

【0005】図10に示される従来例では、ソースバスライン23から分岐(突出)したソースバス支線90がゲートバスライン21に重畳し、その重畳部分にTFT31が形成される。TFT31のドレイン電極33は絵素電極41に電気的に接続され、ソース電極32はソースバス支線90を介してソースバスライン23に接続されている。

[0006]

【発明が解決しようとする課題】)ところで、このようなアクティブマトリクス表示装置において、例えばスイッチング素子が不良素子として形成されると、その不良素子に接続された絵素電極には本来与えられるべき信号が入力されないため、表示画面上では点状の絵案欠陥、即ち、点欠陥として認識される。このような点欠陥は、表示装置の表示品位を著しく損ない、製品歩留りの観点から大きな問題になる。

【0007】絵素不良の主たる原因は、以下の2種類のものに大別される。1つは、走査信号(ゲートパスラインからの信号)によってスイッチング素子が選択されている時間内に、絵素電極を十分に充電できないために起こる不良(以下ON不良という)であり、今1つは、スイッチング素子の非選択時に絵素電極に充電した電荷が漏洩する不良(以下OFF不良という)である。

【0008】ここで、ON不良はスイッチング素子の不良に起因するが、OFF不良はスイッチング素子を介して電気的漏洩が起こる場合と、絵素電極とパスラインとの間に電気的漏洩が起こる場合との2種類がある。ON不良、OFF不良いずれの場合も、絵素電極と対向電極との間に印加される電圧が必要な値に達しなくなるため、ノーマリホワイトモード(液晶に印加される電圧が0の時に光の透過率等が最大になる表示モード)を採用する場合は、絵素不良部が輝点に見え、ノーマリプラックモード(電圧0で透過率が最低になる表示モード)を採用する

場合は黒点に見えることになる。

【0009】このような点欠陥はスイッチング素了が配設される基板の作成段階で発見されれば、レーザートリミング等で修正可能である。しかしながら、該基板の作成途中で膨大な数の絵素の中からかかる点欠陥を検出するのは極めて困難であり、製造時間や製造コストを考慮すると、量産レベルでは不可能といってよい。特に、絵素数が10万~50万個におよぶ大型表示パネルでは完全に不可能であるといえる。

【0010】その一方、酸基板に対向側基板を貼り合わ 10 せ、液晶を封入した段階でパスラインに検査用の電気信号を加えて点欠陥を目視で検出する方法があり、この方法によれば点欠陥を容易に検出できる。しかるに、この方法によれば、製品の歩留りを向上する上で、その後に、例えばソースパスラインと絵素電極とを短絡させ、ゲートの選択、非選択にかかわらず、ソースパスラインからの信号電圧により絵素電極の電荷の充放電を行わせる修正作業を要することになるが、図9および図10に示される従来例では、ソースパスライン23と絵素電極41との配置構造により、かかる修正が困難であり、結20局、点欠陥を有する製品を破棄しなければならず、コスト的にデメリットを伴うという欠点がある。

【0011】上記した理由により、製品の歩留りの向上を図る上で大きな制約があったのが現状である。

【0012】本発明は、このような従来技術の欠点を解決するものであり、絵素欠陥が生じても、これを容易に修正でき、製品の歩留りを格段に向上できるアクティブマトリクス表示装置を提供することを目的とする。

[0013]

【課題を解決するための手段】本発明のアクティブマト リクス表示装置は、一対の絶縁性基板の何れか一方の基 板上にゲートパスラインおよびソースパスラインを格子 状に配線し、両パスラインで囲まれた領域に絵素電極を それぞれ配設すると共に、該絵素電極と該ゲートバスラ インおよびソースパスラインにそれぞれスイッチング素 子を接続したアクティブマトリクス液晶表示装置におい て、該ソースパスラインに該絵素電極に向けて突出し、 該絵素電極と電気的に非接触のソースバスライン突出部 を設ける一方、該ゲートバスラインに該絵素電極に向け て突出し、先端が該ソースパスライン突出部の前方に達 するソースパスライン突出部を設け、該ゲートパスライ ン突出部の基端寄りの部分に該スイッチング素子を形成 すると共に、該ゲートパスライン突出部の中途部を絶縁 膜を挟んで該ソースパスライン突出部に重量し、且つ該 ゲートパスライン突出部の先端に絶縁膜を挟んで導電体 片を設け、該導電体片を該絵素電極に対して電気的に接 触させてなり、そのことにより上記目的が達成される。

【0014】また、前配絵素電極の下部に絶縁膜を挟んで付加容量パスラインを設けたり、前配絵素電極の一部を前記ゲートパスラインに隣接するゲートパスラインと 50

絶縁膜を挟んで重畳することにしてもよい。

[0015]

【作用】上記構成のアクティブマトリクス表示装置において、スイッチング素子が配設される基板と対向電極側の基板とを貼り合わせ、両者間に液晶を封入した後、ゲートパスライン、ソースパスラインおよび絵素電極に適当な駆動信号を与えると、アクティブマトリクス表示装置が表示パターンを表示するので、その表示画面を視認することにより、点欠陥を容易に発見できる。

【0016】そして、点欠陥を発見すると、まず、ゲートバスライン突出部のスイッチング素子形成部と、ソースバスライン突出部との重畳部との間に基板外方よりレーザー光等のエネルギを照射し、照射部の両側における電気的な接続状態を解除する。次いで、ソースバスライン突出部とゲートバスライン突出部の重畳部に同様にレーザー光を照射する。レーザー光の照射スポットは重畳部分の面積に比して十分に小さいものとする。これにより、重畳部における絶縁膜が破壊され、絶縁膜の両側に位置する金属配線、つまりソースバスラインとゲートバスラインの突出部が溶融し、両者が電気的に接続される。すなわち、ソースバスライン突出部およびゲートバスライン突出部を備え、かつ両者の重畳部を設けたことにより両者を容易に電気的に接続できるのである。

【0017】次いで、ゲートバスライン突出部の先端部とここに重量されている導電体片の重なり部分に該重なり部分より小面積のレーザースポツトを照射し、上記同様にしてゲートバスライン突出部と導電体片間を電気的に接続する。この接続作業も、構造上容易に行える。

【0018】ここで、導電体片は予め絵素電極に電気的に接続されているので、後の2回のレーザー照射により、ソースパスラインと絵素電極が電気的に接続されることになる。すなわち、両者が短絡されるのである。

【0019】このようにソースバスラインと絵素電極を 短絡すると、絵素電極にはゲートバスラインからのゲート信号にかかわらず、ソースバスラインのソース信号が そのまま入力されることになる。それ故、正常状態の絵 素では絵素電極にゲートバスラインの選択時間内に供給 されたソース信号のみが充電され、これを1周期分(次 の選択時間が来るまでの時間)保持するのに対し、点欠 陥を発生し、上記のようにソースバスラインと絵素電極 が短絡される不良絵素では、ゲートバスラインの選択、 非選択にかかわらず絵素電極に常にソース信号が充電さ れることになる。従って、1周期を通して見ると、この 間に入力されたソース電圧の実行値が液晶に印加される ことになる。

【0020】それ故、不良絵素は該不良絵素の帰属する ソースパスラインに付属した全ての絵素の平均的な明る さに点灯することになる。これは完全な輝点ても黒点で もない。この結果、上記修正処理が施された絵素は、正 常に作動している訳ではないものの、視覚上、欠陥とし

て極めて判別しにくい状態になる。すなわち、表示上正 常な絵素といってよい状態になる。

【0021】なお、短絡された部分での電気抵抗はスイ ッチング素子の選択状態での抵抗(ON抵抗)よりも小さ い値に設定する必要がある。以下にその理由を示す。通 常、ON抵抗はスイッチング素子の選択時間内に絵素電極 に電荷を充電できるだけの電流が流れるように設定され ており、短絡された抵抗がこのON抵抗よりも大きい場合 には、スイッチング素子の選択時間の幅をもって次々に 入力されるソース信号を忠実に書き込むことが時間的に 10 できなくなり、絵素電極にかかる電圧の実効値が小さく なってしまい、他の絵素との明るさが目立ってしまい、 不良絵素と認識されることになるからである。

[0022]

【実施例】本発明の実施例について以下に説明する。

【0023】図1~図4は本実施例のアクティブマトリ クス表示装置を示しており、この表示装置は、上下一対 の透明絶縁性基板1、2間に液晶18を封入してなる。 下側の基板 1 上には、走査線として機能する複数本のゲ ートパスライン21、21…および信号線として機能す る複数本のソースパスライン23、…が縦横に配線さ れ、両パスライン21、23で囲まれる矩形上の領域そ れぞれに絵素電極41がマトリクス上に配設される。ゲ ートバスライン21にはこれから絵素電極41側に向け て突出するゲートパスライン突出部43が形成され、該 ゲートパスライン突出部43の基端寄りの部分にTFT 31が形成される。TFT31はスイッチング案子とし て機能し、絵素電極41に接続される。ゲートパスライ ン突出部43の先端は、ソースパスライン23から絵素 電極41に向けて突出形成されるソースパスライン突出 部46の前方まで延伸し、先端部にゲート絶縁膜13 (図2および図3参照)を介して導電体片44が重畳さ れる。一方、ゲートバスライン突山部43のソースパス ライン突出部46と交差する中途部はゲート絶縁膜13 を介して該ソースパスライン突出部46に重畳される。

【0024】以下各部の詳細を制作手順に従って説明す る。図2に示すように、まず透明絶縁性基板1上にゲー トパスライン21を作成する。この作成は、一般にT a、Ti、A1、Cr等の単層又は多層の金属をスパッ タリング法により透明絶縁性基板1上に堆積し、その後 40 にパターニングして作成される。この時、同時にゲート パスライン突出部43が作成される。本実施例では透明 絶縁性基板1としてガラス基板1を用いた。なお、図4 に示すように、ゲートバスライン21の下にペースコー ト膜としてTa2Os等の絶縁膜11を形成することにし

【0025】次いで、ゲートパスライン21(ゲートパ スライン突出部43を含む)上にゲート絶縁膜13を積 層する。本実施例では、プラズマCVD法によりSiN

お、ゲート絶縁膜13を形成する前に、ゲートバスライ ン21を陽極酸化して、Ta2O5からなる酸化膜12を 形成してもよい。

【0026】次いで、プラズマCVD法により半導体層 14およびエッチングストッパ層15をゲート絶縁膜1 3の上に連続して形成する。半導体層14はアモルファ スシリコン(a-Si)層で構成され、エッチングスト ッパ層15はSiN 層で構成される。それぞれの膜厚 は30nm、200nmとする。そして、エッチングス トッパ層15をパターニングし、その後、リンを添加し たn 型a-Si層16をプラズマCVD法で80nm の厚みで積層する。このn 型a-Si層16は半導体 層14と、その後に積層されるソース電極32又はドレ イン電極33 (図2参照)とのオーミックコンタクトを 良好にするために形成される。

【0027】次いで、n型a-Si層16をパターニ ングし、その後、ソース金属をスパッタリング法により 積層する。ソース金属としては、一般に、Ti、Al、 Mo、Cr等が用いられるが、本実施例ではTiを使用 した。そして、Ti金属層をパターニングし、ソース電 極32およびドレイン電極33を得る。これにより、図 2にその構造を示すTFT31が作成される。この時、 図4に示すようにソースパスライン突出部46と導電体 片44が同時に形成される。

【0028】次いで、絵素電極41となる透明導電性物 質を積層する。本実施例では透明導電性物質として、I TO(Indium tin oxide)をスパッタリング法により積 層し、これをパターニングして絵素電極41を得る。該 絵素電極41は上記のようにゲートバスライン21とソ ースパスライン23で囲まれた矩形の領域に積層形成さ れ、図2に示すように、その端部はTFT31のドレイ ン電極33の端部に積層され、また、図3に特にわかり やすく示されるように、 導電体片 44上に積層される。 これにより、絵素電極41とTFT31のドレイン電極 33および導電体片44が導通状態になる。

【0029】絵素電極41を形成したガラス基板1上の 全面には、SIN からなる保護膜17が堆積される。 該保護膜17は、絵素電極11の中央部で除去した窓あ き形状にしてもよい。保護膜17上には配向膜19が形 成される。該保護膜17についても、その中央部を除去 した窓あき形状にしてもよい。図2に示すように、ガラ ス基板1に対向するガラス基板2上には、対向電極3及 び配向膜9が形成される。そして、これらのガラス基板 1、2の間に液晶18を封入し、本実施例のアクティブ マトリクス表示装置が作成される。

【0030】次に、本実施例のアクティブマトリクス表 示装置において絵素欠陥が生じた場合の修復方法につい て説明する。通常、絵素電極41はTFT31TFT3 1によって駆動され、TFT31が正常に動作している 膜を300nm堆積してゲート絶縁膜13とした。な 50 限り、ゲートバスライン21とソースバスライン23に 囲まれた領域の絵素は正常に動作し、表示上の問題は発 生しない。ところが、TFT31が異常を来たしたり、 ソースパスライン23と絵案電極41の間に弱い電流リー ークが発生したりすると、絵素欠陥が現れ、表示上の問 題として認識される。この問題を本実施例においては以 下のようにして修復する。

【0031】すなわち、アクティブマトリクス表示装置 を駆動して、絵素欠陥を確認すると、図3に示すよう に、破線で囲まれた領域51に、光エネルギの一例とし させ、これによりゲートパスライン21とゲートパスラ イン突出部43との電気的な接続状態を解除する。次い で、同じく破線で囲まれた領域52にレーザー光を照射 し、ソースパスライン突出部46とゲートパスライン突 出部43との間にあるゲート絶縁膜13を破壊し、両突 出部46、43の金属を溶融させて両者を導通する。

【0032】なお、レーザー光の照射はTFT31が配 設される基板1側から行ってもよいし、或は対向電極側 の基板2側から行うことにしてもよいが、本実施例のア クティブマトリクス表示装置では、基板2の表面側が遮 光用の金属で覆われ、直接レーザー光を照射できないの で、基板1側から行うものとする。図4にレーザー光の 照射方向を白抜き矢符で示す。

【0033】次いで、同様の破線で示される領域53、 すなわち、ゲートバスライン突出部43と導電体片44 との重畳部分にレーザー光を照射する。この領域53へ のレーザー光の照射によってゲート絶縁膜13が破壊さ れ、該ゲートパスライン突出部43と導電体片44とが 溶融し、これにより両者が電気的に導通する。以上のレ ーザー照射によって、領域52及び53の二箇所で上下 の金属配線を導通状態にすると、結局、ソースバスライ ン23と導電体片44、即ち絵素電極41が短絡され る。

【0034】この短絡によって、上記した理由により、 不良絵素が全絵素の平均的な明るさに点灯され、表示ト 欠陥が解消されることになる。一方、ゲートパス支線2 2とTFT31とは保護膜17で保護されているため、 レーザー光の照射によって溶融した金属原子が表示媒体 である液晶18中に混入することがない。従って、液晶 18の特性が劣化することがない。

【0035】なお、領域51、52、53に対するレー ザー光の照射順序は、上記順序に限定されるものではな い。また、照射スポットも図示の領域に限定されるもの ではなく、例えば、領域52、53については上下に導 電体層が重畳されている部分であればどこでもよい。

【0036】次に、図5に従い絵素電極41とソースバ スライン23を上記のようにして短絡したときの、TF T31の動作について説明する。図5において、Gnは n番目のゲートパスライン21の信号(電圧信号)、S

番目のゲートバスライン21とm番目のソースバスライ ン23との交差部分に存在する絵素電極41に与えられ る信号を模式的に示している。

R

【0037】図5 (a) に示すように、ゲートバスライ ン21の信号の電位がVgh (ハイレベル) の時にTFT 31が選択され、電位がVgl (ローレベル) の時にTF T31が非選択状態になる。図5(c)に示すように、 TFT31が選択されると、パルス状の信号V0が絵素 電極41に充電される。絵素電極41が正常に作動して TYAGV-ザー光を照射し、該領域<math>51の金属を四散 10 いる時はこの信号を図5 (a) に示される非選択時間Toffの間保持し、次の選択時間Tonの時に-V0の信号を ソースパスライン23に書き込むことになる。

> 【0038】図5(b)に示すGn+1は(n+1)番目のゲー トパスライン21に与えられる信号を示しており、該信 号Gn+1はn番目のゲートパスライン21の選択時間To aが終了したときに選択状態が開始され、このときにソ ースパスライン21に-V1の信号を書き込むことにな る (図5 (c) 参照)。 図5 (a) および (b) からわ かるように、ゲートパスライン21へ入力される信号は ライン番号と共に順次遅れて行き、次にn番目のゲート バスライン21に選択状態が循環してくるまで上記時間 Toffにわたって非選択状態が続く。この非選択状態に おいても、ソースパスライン21には各絵素電極41毎 に書き込むべき信号が絶えず入力されている。

【0039】図5(d)に示すように、正常な絵素電極 41は、ゲート信号Gnが選択状態にあるときに、ソー スパスライン23から入力される信号Smに応じて絵素 電極41に電荷が充電され、上記基板2側の対向電極3 との間の電位差で液晶18の分子配列が変わり、表示機 能を果たしている。このときゲートパスライン21の非 選択時間Toff内にソースパスライン23に入力されて いる信号Smは全く表示には寄与しない。

【0040】一方、前述のようにレーザー光の照射によ って絵茶電極41とソースパスライン23とが短絡され ている状態では、ゲートバスライン21の選択・非選択 にかかわらず、絵素電極41はソースパスライン23か ら人力された信号SⅢの全てに反応し、その電荷を充電 ・放電する。この際の信号を図5 (e)にP'n、nで示 す。レーザー光の照射によって修正された絵素電極41 には、非選択時間Toffの間にソースパスライン23の 信号Smがそのまま入力されるため、上記液晶18に作 用する電圧は印加された信号Smの実効値になる。この ため、ソースパスライン23に与えられた信号Smが全 てV0となるとき以外は、信号P'n、nの実効値がV0に なることはあり得ないが、信号電圧P'n、mの実効値の 電圧はm番目のソースパスライン23に接続される全て の絵素電極41の平均的な値になる。このことは、表示 装置としてはm番目のソースパスライン23に沿って配 列された各絵素電極41の平均的な明るさで点灯するこ mはm番目のソースパスライン 2 3 の信号、Pn、mはn 50 とを意味し、通常の表示状態においては各絵素電極 4 1

の明るさは表示品位をほとんど損なうことがない。

【0041】図6は上記実施例の変形例を示しており、この変形例では、ゲート絶縁膜13と導電体片44との間及びゲート絶縁膜13とソースパスライン突出部46との間に、半導体層14、エッチングストッパ層15、コンタクト層16を挿入した構造になっている。これらの層14~16は上下の導電体間の絶縁性を高めるために設けられている。また、図示されていないが、半導体層14とエッチングストッパ層15或はコンタクト層16のみを挿入する構造であってもよい。

【0042】図7は本発明の他の実施例を示しており、この実施例では、各絵素電極41が付加容量42を有する構成をとる。付加容量42は、ゲートパスライン21に平行に設けられた付加容量パスライン24と、絵楽電極41との間に介在される前記ゲート絶録膜13とで構成される。今少し説明すると、ゲートパスライン21が絵素電極41に重畳され、ゲートパスライン21と絵素電極41との重畳部に図中斜線で示す付加容量42が形成される。付加容量パスライン24は上記ゲートパスライン21と同じ金属を積層し、ゲートパスライン210 20パターニングの際に同時に形成される。

【0043】本実施例では、付加容量バスライン24に上記対向電極3と同じ信号が入力されるようになっている。従って、付加容量42は電気回路的には絵業電極41とガラス基板2との間に封入される液晶18の液晶容量に並列に設けられることになる。このような付加容量42の存在により、絵素電極41の電荷保持能力が向上し、結局、表示装置としての性能を向上できることになる。本実施例においても、上記実施例同様に絵素欠陥の修正を行うことができる。

【0044】図8は本発明の更に他の実施例を示しており、この実施例では、上記他の実施例のように付加容量42を設けると、表示特性を向上できるものの、付加容量パスライン24の部分だけ光の遮断領域が増加し、結果的に画面全体が暗くなるので、これを解決すべく隣接するゲートパスライン21上に付加容量42を設ける構成をとる。

【0015] すなわち、付加容量バスライン21がゲートパスライン21に重量して設けられ、前記ゲート絶縁膜13を介在させた絵素電極41とゲートバスライン21との重量部に図中斜線で示される付加容量42を形成した構成をとる。本実施例では、隣接するゲートバスライン21が非選択状態のときにガラス基板2上の対向電極3と同じ信号をゲートバスライン21に入力し、該ゲートパスライン21を付加容量パスライン24として使用する。これにより、光の遮断領域が減少し、表示画面が暗くなるのを防止できる。この実施レーザー光郎によれば、表示特性を更に一層向上できることになる。

【0046】図示する実施例の全容は以上の通りである

が、本発明は以下に示す各種の変更が可能である。すなわち、絵素電極を駆動するスイッチング素了はTFTに限定されず、MIM案子、MOSトランジスタ案子、ダイオード或はパリスタを用いることもできる。また、TFTの構造についても上記実施例のものに限定されず、ソースパスラインを下面に配置し、ゲートパスラインを

10

[0047]

【発明の効果】本発明のアクティブマトリクス表示装置 10 は、その構造により、該表示装置の全絵素電極を駆動した状態において、絵素欠陥を容易に検出できる。しかも、基板外方よりレーザー光等のエネルギを照射することにより絵素欠陥の修正を容易に行える。従って、木発明によれば、高い歩留りで表示装置を生産することができ、表示装置のコストダウンに寄与することができる。

【図面の簡単な説明】

【図1】本発明のアクティブマトリクス表示装置の平面 図

【図2】図1のA-A線断面図。


上面に配置した構造であってもよい。


- 【図3】図1のB部拡入図。
 - 【図4】図3のC-C線断面図。
 - 【図5】ゲートバスライン、ソースパスラインおよび絵 素電極に入力される信号を示すタイミングチャート。
 - 【図6】本発明の変形例を示す図4同様の断面図。
 - 【図7】本発明の他の実施例を示す平面図。
 - 【図8】 本発明の他の実施例を示す平面図。
- 【図9】従来のアクティブマトリクス表示装置を示す平面図。

【図10】従来のアクティブマトリクス表示装置を示す 30 平面図。

【符号の説明】

- 1 絵素電極が配設される側のガラス基板
- 2 対向電極が配設される側のガラス基板
- 3 対向電極
- 13 ゲート絶縁膜
- 18 液晶
- 21 ゲートバスライン
- 23 ソースパスライン
- 2 4…付加容量パスライン
- 40 31...TFT
 - 3 2 …ソース電極
 - 33…ドレイン電極
 - 4 1…絵素電極
 - 4 2…付加容量
 - 43…ゲートパスライン突出部
 - 4 4…導電体片
 - 46…ソースパスライン突出部
 - 51、52、53…レーザー光の照射領域





フロントページの続き

(51) Int. Cl. ⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 29/784

(72)発明者 矢野 耕三

大阪市阿倍野区長池町22番22号 シヤープ 株式会社内 (72)発明者 入江 勝美

大阪市阿倍野区長池町22番22号 シヤープ 株式会社内 (72) 発明者 藤木 裕

大阪市阿倍野区長池町22番22号 シヤープ 株式会社内